笔试题（信号）
10-16 00:00:09
来源：http://www.qz26.com 笔试题目 阅读：8111次
导读：1.cpu和内存信号时序（使能，时钟，读写，地址，数据），考虑建立时间保持时间，传输延时 2.高速信号的完整性?如何实现端接，解耦怎样处理？ 3.一个芯片输入管脚图，分析计算和一个TTL电平连接的电阻阻值范围4.复位信号的处理方法,写出你在设计中如何防止复位信号中的抖动?5.有一个同步帧信号周期为5ms,长度为1us,现在有一个5ns的干扰信号,给定一个EPLD时钟32Mhz,设计一个抗干扰模块.6.DSP与外设的读写问题,现在给定两个SDRAM和一个DPRAM,要求画出时钟树,写出设计思路. 7.FPGA开发有哪几步？功能？软件硬件 8.VHDL/Verilog HDL写一个异步清0锁存器 9.同步逻辑异步逻辑优缺点，多时钟域设计方法,如何保证FPGA有效工作?
笔试题（信号）,标签：银行笔试题目,企业笔试题目,http://www.qz26.com
1.cpu和内存信号时序（使能，时钟，读写，地址，数据），考虑建立时间保持时间，传输延时
2.高速信号的完整性?如何实现端接，解耦怎样处理？
3.一个芯片输入管脚图，分析计算和一个TTL电平连接的电阻阻值范围
4.复位信号的处理方法,写出你在设计中如何防止复位信号中的抖动?
5.有一个同步帧信号周期为5ms,长度为1us,现在有一个5ns的干扰信号,给定一个EPLD时钟32Mhz,设计一个抗干扰模块.
6.DSP与外设的读写问题,现在给定两个SDRAM和一个DPRAM,要求画出时钟树,写出设计思路.
7.FPGA开发有哪几步？功能？软件硬件
8.VHDL/Verilog HDL写一个异步清0锁存器
9.同步逻辑异步逻辑优缺点，多时钟域设计方法,如何保证FPGA有效工作?
Tag:笔试题目，银行笔试题目,企业笔试题目，求职笔试面试 - 笔试题目
下一条：笔试题（时事新闻）