目前本站已有 十几万 份求职资料啦!


电子类笔试题精选

12-17 15:52:08 来源:http://www.qz26.com 笔试题目   阅读:8256
导读:38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)39、用与非门等设计全加法器。(华为)40、给出两个门电路让你分析异同。(华为)41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子)42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。(未知)43、用波形表示D触发器的功能。(扬智电子笔试)44、用传输门和倒向器搭一个边沿触发器。(扬智电子笔试)45、用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)46、画出DFF的结构图,用verilog实现之。(威盛)47、画出一种CMOS的D锁存器的电路图和版图。(未知)48、D触发器和D锁存器的区别。(新太硬件面试)49、简述latch和filp-flop的异同。
电子类笔试题精选,标签:银行笔试题目,企业笔试题目,http://www.qz26.com

  38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)

  39、用与非门等设计全加法器。(华为)

  40、给出两个门电路让你分析异同。(华为)

  41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子)

  42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。(未知)

  43、用波形表示D触发器的功能。(扬智电子笔试)

  44、用传输门和倒向器搭一个边沿触发器。(扬智电子笔试)

  45、用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)

  46、画出DFF的结构图,用verilog实现之。(威盛)

  47、画出一种CMOS的D锁存器的电路图和版图。(未知)

  48、D触发器和D锁存器的区别。(新太硬件面试)

  49、简述latch和filp-flop的异同。(未知)

  &e1]5T'v&n.g*_1D+J50、LATCH和DFF的概念和区别。(未知)

  51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。(南山之桥)

www.qz26.com

  52、用D触发器做个二分颦的电路.又问什么是状态图。(华为)

  53、请画出用D触发器实现2倍分频的逻辑电路?(汉王笔试)

  54、怎样用D触发器、与或非门组成二分频电路?(东信笔试)

  55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频?

  56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage. (未知)

  57、用D触发器做个4进制的计数。(华为)

  58、实现N位Johnson Counter,N=5。(南山之桥)

  59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰微电子)

  60、数字电路设计当然必问Verilog/VHDL,如设计计数器。(未知)

  61、BLOCKING NONBLOCKING 赋值的区别。(南山之桥)

  62、写异步D触发器的verilog module。(扬智电子笔试)

  module dff8(clk , reset, d, q);

  input clk;

  input reset;

  input [7:0] d;

  output [7:0] q;

  reg [7:0] q;

  always @ (posedge clk or posedge reset)

  if(reset)

  q <= 0;

  :P,L.W/.~)R!

  q <= d;

  &c I!K,;

  63、用D触发器实现2倍分频的Verilog描述? (汉王笔试)

  module divide2( clk , clk_o, reset);

  input clk , reset;

  output clk_o;

  wire in;

  out ;

  always @ ( posedge clk or posedge reset)

  if ( reset)

  out <= 0; else

  64、可编程逻辑器件在现代电子设计中越来越重要,请问:a) 你所知道的可编程逻辑器件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。(汉王笔试)

  )r'T'y)d:S:a0VPAL,PLD,CPLD,FPGA。

  module dff8(clk , reset, d, q);

  input clk;

  7B*M"D9t"Q*jinput reset;

  input d;

  &O.A%H1k/s8Voutput q;

  reg q;

  always @ (posedge clk or posedge reset)

  if(reset)

  q <= 0;

  'p8w'P'S2pelse

  q <= d;

  65、请用HDL描述四位的全加法器、5分频电路。(仕兰微电子)
 

  67、用VERILOG或VHDL写一段代码,实现消除一个glitch。(未知)

  68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,很容易误解的)。(威盛VIA 2003.11.06 上海笔试试题)

  69、描述一个交通信号灯的设计。(仕兰微电子)

  70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。(扬智电子笔试)

  9p-g0]/V*U8U7v*.com.cn71、设计一个自动售货机低常魋oda水的,只能投进三种硬币,要正确的找回钱数。(1)画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计的要求。(未知)

上一页  [1] [2] [3] [4] [5] [6]  下一页


Tag:笔试题目银行笔试题目,企业笔试题目求职笔试面试 - 笔试题目
【字号: 】 【打印】 【关闭
《电子类笔试题精选》相关文章
最新更新
推荐热门
联系我们 | 网站地图 | 财务资料 | 范文大全 | 求职简历 | 财会考试 | 成功励志
Copyright 二六求职资料网 All Right Reserved.
1 2 3 4 5 6 7 8 9 10